PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-022127

(43) Date of publication of application: 27.01.1992



(51)Int.CI.

H01L 21/316 H01L 21/318 H01L 29/784

(21)Application number: 02-128476

400450

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

17.05.1990


(72)Inventor: FURUTA MAMORU


(54) MANUFACTURE OF INSULATING FILM AND MANUFACTURE OF THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To improve transistor characteristics, by forming an insulating film of high quality on a semiconductor thin film surface at a low temperature, and modifying the semiconductor thin film at the same time as the forming of the insulating film.

CONSTITUTION: In an atmosphere containing at least one or more kinds of gases out of atmospheres containing oxygen, oxygen compound, water vapor, and nitrogen as constitution elements, silicon semiconductor is irradiated with an energy beam like laser light and electron beam, and the silicon semiconductor is partially melted or turned into a semimelted state, thereby generating the surface reaction with oxygen or nitrogen in the atmospheric gas, and forming a silicon oxide thin film or a silicon nitride thin film on the silicon semiconductor surface. The melting time of silicon semiconductor for the insulating film formed by this invention is short as compared with the case of thermal oxidation method and the like, so that said film is formed only on the extreme surface part. As to the quality of an insulating film, a superior insulating film wherein interfacial levels and pin holes are few can be formed.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

@ 公 開 特 許 公 報 (A) 平4-22127

@Int.Cl.5

識別記号

庁内整理番号

❸公開 平成4年(1992)1月27日

H 01 L 21/316 21/318 29/784 A 6940-4M A 6940-4M

9056-4M H 01 L 29/78

- 311 F

審査請求 未請求 請求項の数 4 (全5頁)

図発明の名称 絶縁膜の製造方法及び薄膜トランジスタの製造方法

到特 顧 平2-128476

②出 願 平2(1990)5月17日

@発明者 古田 守

大阪府門真市大字門真1006番地 松下電器産業株式会社内

创出 顋 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

⑩代 理 人 弁理士 栗野 重孝 外1名

明 細 書

1. 発明の名称

絶縁膜の製造方法及び薄膜トランジスタの製造 方法

2. 特許請求の範囲

- (1) 基板上に半導体薄膜を形成する工程と、前記 半導体薄膜に対し酸素、酸素化合物、水蒸気のう ち少なくとも一種類以上のガスを含む雰囲気中に 於いてエネルギービームの照射を行う工程を少な くとも有する絶縁膜の製造方法。
- (2) 基板上に半導体薄膜を形成する工程と、前記半導体薄膜に対し酸素、酸素化合物、水蒸気のうち少なくとも一種類以上のガスを含む雰囲気中に於いてエネルギーピームの照射を行い絶縁膜を形成する工程と、前記絶縁膜上にゲート電極を形成する工程と、前記絶縁膜を選択的に除去して一対のソース、ドレイン電極を形成する工程から少なくとも成る薄膜トランジスタの製造方法。
- (3) 基板上に半導体薄膜を形成する工程と、前記 半導体薄膜に対し酸素、酸素化合物、水蒸気のう

ち少なくとも一種類以上のガスを含む雰囲気中に 於いてエネルギーピームの照射を行い絶縁膜を形成する工程と、前記絶縁膜直上に第2の絶縁膜を 形成する工程を有することを特徴とする薄膜トラ ンジスタの製造方法。

- (4) 基板上に半導体薄膜を形成する工程と、前記 半導体薄膜に対し窒素を構成元素とする一種類以 上のガスを含む雰囲気中に於いてエネルキーヒー ムの照射を行う行程を少なくとも有する絶縁膜の 製造方法。
- 3. 発明の詳細な説明

産業上の利用分野

本発明は、例えば譲勝トランジスタや半導体メモリー等に用いる事が可能である絶縁膜の製造方法及び譲襲トランジスタの製造方法に関するものである。

従来の技術

シリコン半導体において最も使用される絶縁膜 は酸化シリコン膜及び窒化シリコン膜であるが以 下に酸化シリコン膜の形成方法を例にとって説明 する.

従来シリコン半導体に用いられる絶縁膜の形成 方法としては、熱酸化法、気相成長法(CVD法) 及びスパッタ法(PVD法)等がある。

結晶シリコン半導体においては、シリコンと酸 化シリコン膜との界面においてデバイス特性に影響を与えるトラップ等の欠陥単位が少ない良質な 酸化シリコン膜が形成できるため熱酸化法が最も 一般的に用いられている。

無酸化法は、高温(一般的には1000 T以上)に加熱された反応炉中に基板を維持し反応炉中に酸素あるいは水蒸気を導入することにより、酸素がガス中から基板表面へ移動しシリコン膜が形成されることにより酸化シリコン膜が形成される。 熱酸化膜の形成速度はガス量(酸素濃度)と酸化物中への酸素の固溶度により決定されるため、充分な酸化速度を得るためには基板温度を充分高温に保つ必要がある。

熱酸化法に比べて低温で絶縁膜を形成する手法 としては気相成長法 (CVD法) やスパッタ法

無酸化法に比べて低温で絶縁膜が形成可能な気相成長法(CVD法)やスパッタ法に代表されるPVD法は低温形成時には良質な絶縁膜が得難く、ピンホールの発生による絶縁不良等の問題が発生する。従来、薄膜トランジスタ等の絶縁膜としてCVD法あるいはPVD法により形成した絶縁膜

(PDV法) がある。

一般的な C V D 法による酸化シリコン 腰の形成 方法としてはシリコンを構成元素として含むガス を混合した雰囲気を熱分解する事により酸化シリコンを形成する 方法が用いられる。 C V D 法は熱酸化法に比べて低温で形成 可能であるが、 充分な形成速度あるには電気特性 (誘電率や耐圧等)を得るためには600 て以上の基板温度が必要である。

またPVD法による代表的な絶縁膜の形成方法としてはスパッタ法が挙げられる。スパッタ法は 変空中での荷電粒子によるターケットへの物理な な衝突を利用するため、熱酸化法やCVD法に中 なてさらに低温での成膜が可能であるがピンホー ルが形成され易いために膜厚を厚くしたり多層 成にする必要がある。また段差部での被覆性(ステップカバレージ)が良くないという問題点がある。

発明が解決しようとする課題 酸化シリコン膜の製造方法として一般的に用い

を用いる場合には、ピンホールの影響を避けるために絶縁膜の膜厚を厚くしたり、絶縁膜の形成を 2度に分ける、あるいは2種類の絶縁膜を積層す ることにより絶縁不良の問題に対処している。

CVD法やPVD法により形成した絶縁膜は熱酸化法に対して低温で形成可能であるが、シリコンと絶縁膜界面におけるトラップ準位が熱酸化法に比べて多いためにデバイスの電気特性や信頼性への影響が避けられない。

低温(ガラスの耐熱温度以下)で作成することが 必要不可欠となってくる。実際には良好な絶縁膜 とシリコン界面を形成するために熱酸化法が用い られる事が多いが、前述のように石英等の高融点 材料を用いざるを得ずコストの点で問題が生じる。

課題を解決するための手段

基板上に半導体障膜を形成し、前記半導体薄膜を酸素、酸素化合物、水蒸気あるいは窒素を構成元素として含むガスのうち少なくとも1種類以上の気体を含む雰囲気中で、エネルギーピーム(例えばレーザー光や電子ピーム、赤外線等)の照射を行うことにより半導体薄膜表面にピンホールの少ない絶縁物薄膜を低温で形成する。

また、前記絶縁膜を薄膜トランジスタ等の能動 業子に応用する場合には、前記絶縁膜層上にさら に第2の絶縁膜を形成することにより活性層と絶 縁膜との外面においてトラップ等の少ない良質な 絶縁膜を形成しつつ、かつ所望の電気的特性を持 つ絶縁膜を得ることが可能である。

作用

可能となる。

また、本発明の製造方法により形成した絶縁膜は、ピンホールが少ないために薄膜トランジスタのゲート絶縁膜として用いた場合絶縁不良を起こす確率が少なく、かつ極薄膜のため静電容量が大きく薄膜トランジスタのON電流を大きくする事が可能である。しかも活性層とゲート絶縁膜の界面での単位密度が少ないために信頼性の向上が図られる。

さらに、本発明の製造方法を用いたゲート絶縁 膜上にさらに同種あるいは異種の第2の絶縁膜を 形成する事により、第1層の絶縁膜の絶縁不良の 確率が小さいため第2層目の絶縁膜の膜厚を調 する事が可能となり、ゲート絶縁膜の耐圧を制御 しつつゲート絶縁膜の容量を増大させ ON 電流の 増大を図る事が可能である。

上記のように本発明の製造方法を用いることに より、電気的特性に優れた絶縁膜を低温で形成す ることが可能である。

実施例

一般的にエネルギーピームの照射によりシリコン半導体が溶融する時間は非常に短時間に設定されるために、基板へ熱が拡散され基板温度が上昇する前に冷却されるため基板の温度上昇は少なく抑えられる。前記の特徴により基板の耐熱性の問題で従来の熱酸化法を用いることができなかった基板材料、例えば低融点ガラス基板等への応用が

以下に本発明の実施例を図面を基に説明する。

第1図は本発明の絶縁膜の製造方法を用いた薄 膜トランジスタの実施例の一例である。第1図(a) に示したようにガラス基板1上に非晶質半導体薄 膜2が形成されており、前記基板に対してN20ガ スを含む雰囲気中においてエネルギーピーム(こ こではレーザー光)の照射を行う。第1図(a)の状 態でのエネルギーピーム照射によって非晶質半導 体薄膜 2 は部分的に溶融あるいは半溶融状態とな り、雰囲気ガス中の酸素との裏面反応を起こし非 晶質半導体薄膜表面に酸化シリコン膜3を形成す る。また、同時に非晶質半導体薄膜はエネルギー ピームの照射により結晶化し多結晶半導体薄膜と なる。次いで第1図(0)に示すように多結晶半導体 薄膜を減圧CVD法等により形成しゲート電極 4 を形成する。第1図(c)に示すようにゲート電極4 をマスクとして自己整合(セルフアライン)によ りソース、ドレイン電極形成のための不純物(第 1 図(d)では P) をイオン注入により導入する。第 1団(は)に示すように注入イオンの活性化を行った 後、トランジスタ部以外の半導体層をエッチング 除去しバッシペーションSios膜5を形成する。最 後に第1図(e)に示すようにソース、ドレイン領域 のn形低抵抗領域7上の絶縁膜をエッチング除去 しソース、ドレイン電極8を形成する。

本発明の絶縁膜の製造方法を用いて確膜トランジスタを作成したところ、酸化シリコン薄膜が対ラス基板上に低温で形成でき、かつゲート絶縁膜とシリコン半導体界面でのトラップ準位が減少し信頼性が向上した。また、ゲート絶縁膜の静電容量が増大したことによりトランジスタのON電波が向上した。

第2図に本発明の薄膜トランジスタの製造方法 の一例を示す。

基本的なトランジスタの構成は第1図に記載の物と同一であり図中の番号も第1図と対応している。第1図と異なる点は第2図的においてエネルギービームの照射により形成した酸化シリコン膜3上に窒化シリコン膜3・をブラズマCVD法により形成し2層ゲート絶縁膜を形成した後に多結

晶シリコンを堆積しゲート電極を形成する点にあ *

本発明の製造方法を用いた薄膜トランジスタを作成したところ従来の酸化シリコン島原で形成したゲート絶縁膜は出ている。 1 層の酸化シリコン膜のピンホール密度が小されている。 1 層の酸化シリコン膜原のに対しても地縁膜のが少なる。 ために第2 層目の絶縁はの膜厚を薄くしても絶縁膜 不良の確率が少なる。 従来の単層に上で、トランスタの の に比べゲート絶縁膜の静電容量を向上させる に比べゲート絶縁膜の に比べが一ト絶縁膜 とができ、トランスタの ことが可能となった。

発明の効果

上記のように本発明によれば、半導体薄膜の表面に低温で良質な絶縁膜を形成することが可能である。また、絶縁膜の形成と同時に半導体薄膜の改質を同時に行うことが出来る。 前記特徴を用いて薄膜トランジスタを作成することにより半導体層とゲート絶縁膜界面におけるトラップ等の欠陥の少ない良好な界面が形成できトランジスタ特性

が向上し、かつ信頼性の向上が図られた。

本発明を譲渡トランジスタ等に応用することにより機能素子の高性能化及び高集積化が可能である。


なお、本発明の実施例には記載していないが、 窒素を構成元素として含む反応性雰囲気中におい てエネルギーピームの照射を行うことにより窒化 シリコン膜を形成することもでき同様の効果が期 待できる。また、シリコン以外の半導体に関して も応用可能である。

4. 図面の簡単な説明

第1図は本発明の一実施例である絶縁膜の製造 方法を用いた薄膜トランジスタの製造方法の工程 図、第2図は他の実施例の工程図である。

1 …… 透光性基板(ガラス基板)、 2 …… 非晶質半導体薄膜(非晶質シリコン)、 3 …… ゲート 絶縁膜 (Sioz)、 3 、…… 第 2 のゲート絶縁膜 (SiNx)、 4 …… ゲート電極、 5 …… パッシベー ション膜、 6 …… ソース及びドレイン電極、 7 … … n 形低抵抗領域(Pドープ領域)。 1 … ガラス基税 2 … 非 蟲 質 手導 体 薄 様 3 … ゲート 絶 縁 様 (SIOL様) 4 … ゲート 曹 極 (多輪品とリコン)

第1図





特開平4-22127(5)

| …ガラス基板 2 …作品質半導体導験 3 …ゲート紀 婦 膜 (SiOz膜) 3 …ゲート紀 婦 膜 (SiNz腰) 4 …ゲート観 延 (多結晶シリコン)


5 …パッシベーション酸 (SiOz酸) 6 …ソース ドレイン電 極 7 … れ 秒 4& 抵 抗 部


第 1 図





盆 2 図





5 ·· パッシペーション酸 (SiOz 腰) 6 ·· ソース ドレイン電 極 7 ··・ れ 杉 体 抗 体

8 2 ⊠

